5G基础设施和对端到端可编程性的需求
|
图5显示了与图4所示类似的架构，但是使用了基于系统级封装芯片(chiplet)的方法进行了重新配置。 在这种情况下，一个采用了更高带宽、更低延迟和更低功耗的接口将CPU SoC片芯晶粒与辅助硬件加速chiplet芯片连接起来。 支持前传连接到射频单元的FPGA器件在该示例中可以但并不是封装集成在其中的;但实际上，如果有足够的资源，它可以是与硬件加速chiplet芯片相同的chiplet器件。 图5：基于Chiplet的方法可实现更高的集成度 用于封装集成的两种主要技术是使用硅中介层或有机基板，以及某种形式的超短距离(USR)收发器。 4. 完全集成的5G实现方式 最后，图6展示了本文考虑的最终、最高集成度的基带架构。该方法包括与先前相同的处理元件，具有相同的功能，但嵌入式FPGA(eFPGA)集成在了芯片内。 图6：采用单片集成的、应用于5G基带的异构多核系统级芯片 这种紧密集成的单片集成方法具有许多优点。与基于chiplet的方法相比，该接口具有更高的带宽、更低的延迟和更低的每比特能耗。此外，资源组合可以根据所考虑的特定应用进行定制，因此避免了不需要的接口、存储器和核心逻辑单元。这样可以实现以上所考虑的三种架构中最低单位成本。 如前所述，现在的主要目标是提供更快的上市时间、更高灵活性和未来可用性。之所以能加快了上市时间，是因为SoC可以提前流片，因为可以针对eFPGA进行后期修改(例如5G标准中Polar码的出现)而不是完成即固定的ASIC。来自新算法或者未预计算法(例如新的加密标准)的灵活性可以通过嵌入式可编程逻辑而不是软件或外部FPGA来解决。最后，未来可用性可以延长SoC的生命周期，因为诸如URLLC和mMTC等新标准等大批量新兴需求可以通过现有产品解决，而不需要进行新的开发。 总结 CPU和可编程加速(嵌入式或独立FPGA)的紧密耦合，使开发人员能够去创建可以一个应用于多个不同市场的平台产品。 这增加了特定产品的市场适用性并提高了开发投资回报。 这甚至可以在流片后再对市场进行定位(或重新定位)，即最大化的可编程性所提供的内在灵活性可支持相当大的创新空间。 或许从5G的角度来看更为重要的是，高度可编程的解决方案可以加快产品上市速度。例如，在标准最终确定之前，不再需要推迟SoC的流片时间，后续改变的需求可以在软件或可编程硬件中实现。这对于早期5G部署所面临并在不断增加的压力，以及应对新标准的不断涌现，这是一个突出优势。 【编辑推荐】
点赞 0 （编辑：辽源站长网） 【声明】本站内容均来自网络，其相关言论仅代表作者个人观点，不代表本站立场。若无意侵犯到您的权利，请及时与联系站长删除相关内容! |